Знаймо

Додати знання

приховати рекламу

Цей текст може містити помилки.

Тригер



План:


Введення

Тригер (триггерная система) - клас електронних пристроїв, що володіють здатністю тривалий час перебувати в одному з двох стійких станів і чергувати їх під впливом зовнішніх сигналів. Кожен стан тригера легко розпізнається за значенням вихідної напруги. За характером дії тригери відносяться до імпульсних пристроїв - їх активні елементи (транзистори, лампи) працюють у ключовому режимі, а зміна станів триває дуже короткий час.

Відмінною особливістю тригера як функціонального пристрою є властивість запам'ятовування двійкової інформації. Під пам'яттю тригера увазі здатність залишатися в одному з двох станів і після припинення дії переключающего сигналу. Прийнявши один зі станів за "1", а інше за "0", можна вважати, що тригер зберігає (пам'ятає) один розряд числа, записаного в двійковому коді.

При виготовленні тригерів застосовуються переважно напівпровідникові прилади (зазвичай біполярні і польові транзистори), в минулому - електромагнітні реле, електронні лампи. В даний час логічні схеми, у тому числі з використанням тригерів, створюють в інтегрованих середовищах розробки під різні програмовані логічні інтегральні схеми (ПЛІС). Використовуються, в основному, в обчислювальної техніки для організації компонентів обчислювальних систем: регістрів, лічильників, процесорів, ОЗУ.


1. Історія

Рис.2 Схеми з патенту Ікклза і Джордана 1918 р., один (рис.1) намальований як два инвертирующих каскаду підсилювача з позитивним зворотним зв'язком, інший (рис.2) як симетрична перекрестносвязанная пара.

Розривні характеристики електронних ламп, на яких заснована дія тригерів, вперше під назвою "катодного реле" були описані М. А. Бонч-Бруєвич в 1918 [1] Практична схема тригера була опублікована 5 серпня 1920 У. Г. Ікклзом (Англ.) рос. і Ф. У. Джорданом (Англ.) рос. в патенті Великобританії № 148582 заявленому 21 червня 1918 [2] і в статті "Перемикаючий реле, що використовує трьохелектродні вакуумні лампи" [3] від 19 вересня 1919.


2. Визначення

Тригер (бістабільні мультивібратор [4]) - це цифровий автомат, що має кілька входів і 2 виходи.

Тригер - це пристрій послідовного типу з двома стійкими станами рівноваги, призначений для запису і зберігання інформації. Під дією вхідних сигналів тригер може перемикатися з одного стійкого стану в інший. При цьому напруга на його виході стрибкоподібно змінюється.

Тригерами називають [5] такі логічні пристрої, вихідні сигнали яких визначаються не тільки сигналами на входах, а й передісторією їх роботи, тобто станом елементів пам'яті.

Тригер - один з базових (основних) елементів цифрової техніки [6]. Деякі дослідники [7] включають тригер в 100 великих винаходів.

Тригер не є логічним елементом першого рівня, а сам складається з логічних елементів першого рівня - інверторів або логічних вентилів. По відношенню до логічних елементів першого рівня тригер є логічним пристроєм другого рівня.

Тригер - елементарна комірка оперативної пам'яті.

Тригер - простий пристрій, що виконує логічну функцію з зворотним зв'язком, тобто простий пристрій кібернетики.

N-ічний тригер - пристрій (елементарна перемикається осередок пам'яті, перемикач з N стійкими положеннями), яке має N стійких станів і можливість перемикання з будь-якого стану в будь-яке інше стан.


3. Класифікація

Рис. 3. Тимчасова діаграма роботи динамічного тригера
Рис. 4. Симетричні тригери: а - з безпосереднім зв'язком між каскадами, б - з резистивної зв'язком
Рис. 5. Функціональна класифікація тригерів
Рис. 6. Класифікація тригерів за способом введення інформації

Тригери поділяються на дві великі групи - динамічні і статичні. Названі вони так за способом представлення вихідної інформації.

Динамічний тригер являє собою систему, один зі станів якої (одиничне) характеризується наявністю на виході безперервної послідовності імпульсів певної частоти, а інше - відсутністю вихідних імпульсів (нульове). Зміна станів проводиться зовнішніми імпульсами (рис. 3). Динамічні тригери в даний час використовуються рідко.

До статичних триггерам відносять пристрої, кожен стан яких характеризується незмінними рівнями вихідної напруги (вихідними потенціалами): високим - близьким до напруги харчування і низьким - близько нуля. Статичні тригери за способом представлення вихідної інформації часто називають потенційними.

Статичні (потенційні) тригери, в свою чергу, поділяються на дві нерівні щодо практичного значення групи - симетричні і несиметричні тригери. Обидва класи реалізуються на двокаскадної підсилювачі з позитивним зворотним зв'язком, а назвою своїм вони зобов'язані способам організації внутрішніх електричних зв'язків між елементами схеми.

Симетричні тригери відрізняє симетрія схеми і за структурою, і за параметрами елементів обох плечей. Для несиметричних тригерів характерна неідентичність параметрів елементів окремих каскадів, а також і зв'язків між ними.

Симетричні статичні тригери складають основну масу тригерів, що використовуються в сучасній радіоелектронної апаратури. Схеми симетричних тригерів у найпростішій реалізації (2х2ІЛІНЕ) показані на рис. 4.

Основний і найбільш загальний класифікаційний ознака - функціональний - дозволяє систематизувати статичні симетричні тригери за способом організації логічних зв'язків між входами і виходами тригера у визначені дискретні моменти часу до і після появи вхідних сигналів. З цієї класифікації тригери характеризуються числом логічних входів і їх функціональним призначенням (рис. 5).

Друга класифікаційна схема, незалежна від функціональної, характеризує тригери за способом введення інформації і оцінює їх за часом поновлення вихідної інформації щодо моменту зміни інформації на входах (рис. 6).

Кожна з систем класифікації характеризує тригери за різними показниками і тому доповнює одна одну. Приміром, тригери RS-типу можуть бути в синхронному і асинхронному виконанні.

Асинхронний тригер змінює свій стан безпосередньо в момент появи відповідного інформаційного сигналу (ів), з деякою затримкою яка дорівнює сумі затримок на елементах складових даний тригер.

Синхронні тригери реагують на інформаційні сигнали тільки при наявності відповідного сигналу на так званому вході синхронізації С (від англ. Clock). Цей вхід також позначають терміном "такт". Такі інформаційні сигнали називають синхронними. Синхронні тригери у свою чергу підрозділяють на тригери із статичним (статичні) і динамічним (динамічні) управлінням по входу синхронізації С.

Одноступінчасті тригери складаються з одного ступеня представляє собою елемент пам'яті і схему управління, поділяються на тригери із статичним управлінням і тригери з динамічним управлінням.

Тригери із статичним управлінням сприймають інформаційні сигнали при подачі на вхід З логічної одиниці (прямий вхід) або логічного нуля (інверсний вхід).

Тригери з динамічним управлінням сприймають інформаційні сигнали при зміні (перепаді) сигналу на вході С від 0 до 1 (прямий динамічний С-вхід) або від 1 до 0 (інверсний динамічний С-вхід). Також зустрічається назва "тригер керований фронтом ".

Двоступінчаті тригери бувають, як правило, зі статичним керуванням. При одному рівні сигналу на вході С інформація, відповідно до логіки роботи тригера, записується в перший ступінь (другий ступінь заблокована для запису). При другом уровне этого сигнала происходит копирование состояния первой ступени во вторую (первая ступень заблокирована для записи), выходной сигнал появляется в этот момент времени с задержкой равной задержке срабатывания ступени. Обычно двухступенчатые триггеры применяются в схемах, где логические функции входов триггера зависят от его выходов, во избежание временны́х гонок. Двухступенчатые триггеры с динамическим управлением встречаются крайне редко. Двухступенчатый триггер обозначают ТТ.

Триггеры со сложной логикой бывают также одно- и двухступенчатые. В этих триггерах наряду с синхронными сигналами присутствуют и асинхронные. Такой триггер изображён на рис. 1, верхний (S) и нижний (R) входные сигналы являются асинхронными.

Триггерные схемы классифицируют также по следующим признакам:

  • числу целочисленных устойчивых состояний (основанию системы счисления) (обычно устойчивых состояний два, реже - больше, см. двоичный триггер, троичный триггер, четверичный триггер [8], , десятичный триггер, , n-ичный триггер, );
  • числу уровней - два уровня (высокий, низкий) в двухуровневых элементах, три уровня (положительный, ноль, отрицательный) в трёхуровневых элементах [9], , N-уровней в N-уровневых элементах, ;
  • по способу реакции на помехи - прозрачные и непрозрачные. Непрозрачные, в свою очередь, делятся на проницаемые и непроницаемые.
  • по составу логических элементов (триггеры на элементах И-НЕ, ИЛИ-НЕ и др.).

4. Базовые понятия

Триггер - это запоминающий элемент с двумя (или более) устойчивыми состояниями, изменение которых происходит под действием входных сигналов и предназначен для хранения одного бита информации, то есть лог. 0 или лог. 1.

Все разновидности триггеров представляют собой элементарный автомат, включающий собственно элемент памяти (ЭП) и комбинационную схему (КС), которая может называться схемой управления или входной логикой (рис. 7).

Рис. 7 структура триггеров в виде КС и ЭП

В графе триггера каждая вершина графа соединена со всеми другими вершинами, при этом переходы от вершины к вершине возможны в обе стороны (двухсторонние). Граф двоичного триггера - две точки соединённые отрезком прямой линии, троичного триггера - треугольник, четверичного триггера - квадрат с диагоналями, пятеричного триггера - пятиугольник с пентаграммой и т. д. При N=1 граф триггера вырождается в одну точку, в математике ему соответствует унарная единица или унарный ноль, а в электронике - монтажная "1" или монтажный "0", то есть простейшее ПЗУ. Устойчивые состояния имеют на графе триггера дополнительную петлю, которая обозначает, что при снятии управляющих сигналов триггер остаётся в установленном состоянии.

Состояние триггера определяется сигналами на прямом и инверсном выходах. При положительном кодировании (позитивная логика) высокий уровень напряжения на прямом выходе отображает значение лог. 1 (состояние = 1), а низкий уровень - значение лог. 0 (состояние = 0). При отрицательном кодировании (негативная логика) высокому уровню (напряжению) соответствует логическое значение "0", а низкому уровню (напряжению) соответствует логическое значение "1".

Изменение состояния триггера (его переключение или запись) обеспечивается внешними сигналами и сигналами обратной связи, поступающими с выходов триггера на входы схемы управления (комбинационной схемы или входной логики). Обычно внешние сигналы, как и входы триггера, обозначают латинскими буквами R, S, T, C, D, V и др. В простейших схемах триггеров отдельная схема управления (КС) может отсутствовать. Поскольку функциональные свойства триггеров определяются их входной логикой, то названия основных входов переносятся на всю схему триггера.

Входы триггеров разделяются на информационные (R, S, T и др.) и управляющие (С, V). Информационные входы предназначены для приема сигналов запоминаемой информации. Названия входных сигналов отождествляют с названиями входов триггера. Управляющие входы служат для управления записью информации. В триггерах может быть два вида управляющих сигналов:

  • синхронизирующий (тактовый) сигнал С, поступающий на С-вход (тактовый вход);
  • разрешающий сигнал V, поступающий на V-вход.

На V-входы триггера поступают сигналы, которые разрешают (V=1) или запрещают (V=0) запись информации. В синхронных триггерах с V-входом запись информации возможна при совпадении сигналов на информационном С и V-входах.

Работа триггеров описывается с помощью таблицы переключений, являющейся аналогом таблицы истинности для комбинационной логики. Выходное состояние триггера обычно обозначают буквой Q. Индекс возле буквы означает состояние до подачи сигнала (t) либо (t-1) или после подачи сигнала (t+1) или (t). В триггерах с парафазным (двухфазным) выходом имеется второй (инверсный) выход, который обозначают как Q , /Q или Q'.

Кроме табличного определения работы триггера существует формульное задание функции триггера в секвенциальной логике. Например, функцию RS-триггера в секвенциальной логике представляет формула \left ( \bar{x} \lor x\,\angle\, y \right ) . Аналитическая запись SR-триггера выглядит так: Q = S \lor \overline{S}\,\angle\,\overline{R} .


5. Типы триггеров

6. RS-триггеры

6.1. RS-триггер асинхронный

S R Q(t) Q (t) Q(t+1) Q (t+1)
0 0 0 1 0 1
0 0 1 0 1 0
0 1 0 1 0 1
0 1 1 0 0 1
1 0 0 1 1 0
1 0 1 0 1 0
1 1 0 1 не определено не определено
1 1 1 0 не определено не определено
Асинхронный RS-триггер с инверсными входами

RS-триггер [10] [11], или SR-триггер - триггер, который сохраняет своё предыдущее состояние при нулевых входах и меняет своё выходное состояние при подаче на один из его входов единицы.

При подаче единицы на вход S (от англ. Set - установить) выходное состояние становится равным логической единице. А при подаче единицы на вход R (от англ. Reset - сбросить) выходное состояние становится равным логическому нулю. Состояние, при котором на оба входа R и S одновременно поданы логические единицы, в простейших реализациях является запрещённым (так как вводит схему в режим генерации), в более сложных реализациях RS-триггер переходит в третье состояние Q Q =00. Одновременное снятие двух "1" практически невозможно. При снятии одной из "1" RS-триггер переходит в состояние, определяемое оставшейся "1". Таким образом RS-триггер имеет три состояния, из которых два устойчивых (при снятии сигналов управления RS-триггер остаётся в установленном состоянии) и одно неустойчивое (при снятии сигналов управления RS-триггер не остаётся в установленном состоянии, а переходит в одно из двух устойчивых состояний).

RS-триггер используется для создания сигнала с положительным и отрицательным фронтами, отдельно управляемыми посредством стробов, разнесённых во времени. Также RS-триггеры часто используются для исключения так называемого явления дребезга контактов.

RS-триггеры иногда называют RS-фиксаторами [12].

  • Условное графическое обозначение асинхронного RS-триггера

  • Логическая схема асинхронного RS-триггера на элементах 2ИНЕ

  • Граф переходов асинхронного RS-триггера

  • Карта Карно асинхронного RS-триггера

  • Асинхронный RS-триггер на логических элементах 2ИЛИ-НЕ

  • Схема устранения дребезга контактов


6.2. RS-триггер синхронный

C S R Q(t) Q(t+1)
0 x x 0 0
1 1
1 0 0 0 0
1 0 0 1 1
1 0 1 0 0
1 0 1 1 0
1 1 0 0 1
1 1 0 1 1
1 1 1 0 не определено
1 1 1 1 не определено

Схема синхронного RS-триггера совпадает со схемой одноступенчатого парафазного (двухфазного) D-триггера, но не наоборот, так как в парафазном (двухфазном) D-триггере не используются комбинации S=0, R=0 и S=1, R=1.

Алгоритм функционирования синхронного RS-триггера можно представить формулой

Q(t+1) = \overline{R} \cdot \left( ~ Q(t)+S ~ \right) + x \cdot S \cdot R,

где x - неопределённое состояние.


  • Условное графическое обозначение синхронного RS-триггера

  • Схема синхронного RS-триггера на элементах 2И-НЕ

  • Граф переходов синхронного RS-триггера

  • Карта Карно синхронного RS-триггера


6.3. RS-триггер двухступенчатый со сложной логикой

Рис. Схема RS-триггера двухступенчатого со сложной логикой на элементах 2И-НЕ и 3И-НЕ

УГО этого триггера смотри на рис.1.


7. D-триггеры

D-триггеры также называют триггерами задержки(от англ. Delay).

7.1. D-триггер синхронный

Пример условного графического обозначения (УГО) D-триггера с динамическим синхронным входом С и с дополнительными асинхронными инверсными входами S и R
D Q(t) Q(t+1)
0 0 0
0 1 0
1 0 1
1 1 1

D-триггер ( D от англ. delay - задержка [13] [14] [15] либо от data [16] - данные) - запоминает состояние входа и выдаёт его на выход. D-триггеры имеют, как минимум, два входа: информационный D и синхронизации С. После прихода активного фронта импульса синхронизации на вход С D-триггер открывается. Сохранение информации в D-триггерах происходит после спада импульса синхронизации С. Так как информация на выходе остаётся неизменной до прихода очередного импульса синхронизации, D-триггер называют также триггером с запоминанием информации или триггером-защёлкой. Рассуждая чисто теоретически, парафазный (двухфазный) D-триггер можно образовать из любых RS- или JK-триггеров, если на их входы одновременно подавать взаимно инверсные сигналы.

D-триггер в основном используется для реализации защёлки. Так, например, для снятия 32 бит информации с параллельной шины, берут 32 D-триггера и объединяют их входы синхронизации для управления записью информации в защёлку, а 32 D входа подсоединяют к шине.

В одноступенчатых D-триггерах во время прозрачности все изменения информации на входе D передаются на выход Q. Там, где это нежелательно, нужно применять двухступенчатые (двухтактные, Master-Slave, MS) D-триггеры.


  • Условное графическое обозначение D-триггера со статическим входом синхронизации С


7.2. D-триггер двухступенчатый

8. T-триггеры

Т-триггер часто называют счётным триггером, так как он является простейшим счётчиком до 2.

8.1. Т-триггер асинхронный

Асинхронный Т-триггер не имеет входа синхронизации С.

Работа схемы асинхронного двухступенчатого T-триггера с парафазным входом на двух парафазных D-триггерах на восьми логических вентилях 2И-НЕ. Слева - входы, справа - выходы. Синий цвет соответствует 0, красный - 1

8.2. T-триггер синхронный

T Q(t) Q(t+1)
0 0 0
0 1 1
1 0 1
1 1 0
Условное графическое обозначение (УГО) синхронного T-триггера с динамическим входом синхронизации С на схемах.

Синхронный Т-триггер [17] [18], при единице на входе Т, по каждому такту на входе С изменяет своё логическое состояние на противоположное, и не изменяет выходное состояние при нуле на входе T. Т-триггер может строиться на JK-триггере, на двухступенчатом (Master-Slave, MS) D-триггере и на двух одноступенчатых D-триггерах и инверторе. Как можно видеть в таблице истинности JK-триггера, он переходит в инверсное состояние каждый раз при одновременной подаче на входы J и K логической 1. Это свойство позволяет создать на базе JK-триггера Т-триггер, объединяя входы J и К. Наличие в двухступенчатом (Master-Slave, MS) D-триггере динамического входа С позволяет получить на его основе T-триггер. При этом инверсный выход Q соединяется со входом D, а на вход С подаются счётные импульсы. В результате триггер при каждом счётном импульсе запоминает значение \bar Q, то есть будет переключаться в противоположное состояние.

Т-тригер часто застосовують для зниження частоти в 2 рази, при цьому на Т вхід подають одиницю, а на С - сигнал з частотою, яка буде поділена на 2.


8.3. T-тригер двоступінчастий зі складною логікою

8.4. TV-тригер двоступінчастий зі складною логікою

9. JK-тригери

9.1. JK-тригер

JK-тригер з додатковими асинхронними інверсними входами S і R
J K Q (t) Q (t +1)
0 0 0 0
0 0 1 1
0 1 0 0
0 1 1 0
1 0 0 1
1 0 1 1
1 1 0 1
1 1 1 0

JK-тригер [19] [20] працює так само як RS-тригер, з одним лише винятком: при подачі логічної одиниці на обидва входи J і K стан виходу тригера змінюється на протилежне. Вхід J (від англ. Jump - Стрибок) аналогічний входу S у RS-тригера. Вхід K (від англ. Kill - Вбити) аналогічний входу R у RS-тригера. При подачі одиниці на вхід J і нуля на вхід K вихідний стан тригера стає рівним логічної одиниці. А при подачі одиниці на вхід K і нуля на вхід J вихідний стан тригера стає рівним логічному нулю. JK-тригер на відміну від RS-тригера не має заборонених станів на основних входах, проте це ніяк не допомагає при порушенні правил розробки логічних схем. На практиці застосовуються тільки синхронні JK-тригери, тобто стану основних входів J і K враховуються тільки в момент тактирования, наприклад по позитивному фронту імпульсу на вході синхронізації.

На базі JK-тригера можливо побудувати D-тригер або Т-тригер. Як можна бачити в таблиці істинності JK-тригера, він переходить в інверсне стан щоразу при одночасній подачі на входи J і K логічного 1. Ця властивість дозволяє створити на базі JK-тригера Т-тригер, об'єднавши входи J і К [21].

Алгоритм функціонування JK-тригера можна представити формулою

Q (t +1) = \ overline {Q} (t) \ cdot J + Q (t) \ cdot \ overline {K}.


  • Умовне графічне позначення JK-тригера зі статичним входом З

  • Граф переходів JK-тригера

  • Карта Карно JK-тригера


9.2. JK-тригер двоступінчастий зі складною логікою

10. Тригери з будь-яким числом стійких станів

Тригери на елементах (N-1) АБО-НЕ Тригери на елементах (N-1) І-НЕ

Модель пятеричной RS1S2S3S4-тригера в логічному симуляторі Atanua [22]

Тригер з будь-яким числом стійких станів N будується з N логічних елементів (N-1) АБО-НЕ або (N-1) І-НЕ шляхом з'єднання виходу кожного елемента (Q0, Q1, ..., Q (N-1)) з відповідними входами всіх інших елементів [23] [ неавторитетний джерело? ]. Тобто найменше число логічних елементів для побудови N-ічного тригера одно N.

Тригери на елементах (N-1) АБО-НЕ працюють в прямому одноедінічном коді (на виході Q одного з елементів - "1", на виходах Q інших елементів - "0").

Тригери на елементах (N-1) І-НЕ працюють в інверсному однонулевом коді (на виході Q одного з елементів - "0", на виходах Q інших елементів - "1").

При додаванні N транзисторів доступу ці тригери можуть працювати як осередку статичної сверхоперативной пам'яті ( SRAM).

При додаванні схем управління перемиканням ці тригери можуть працювати як N-ічние аналоги двійкового RS-тригера.

В непозиційної системах числення :
питомі витрати інверторів від числа станів тригера не залежать: y = \ frac {x_1} {x_2} = 1 , Де x 1 - Число інверторів, x 2 - Число станів тригера.
Питомі витрати діодів в логічних частинах логічних елементів від числа станів тригера мають лінійну залежність: y = (x2-1) \ cdot \ frac {x_1} {x_2} = x-1 , Де x1 - число інверторів, x2 - число станів тригера, (x2-1) - число діодів в логічній частини одного логічного елемента. За цим параметром вигідніше виконавчі тригери.

Знімок моделі пятеричной RS1S2S3S4-тригера Larry K. Baxter'а в логічному симуляторі Atanua

У наведеному вище підході побудови тригерів з будь-яким числом стійких станів при збільшенні числа стійких станів - n, збільшується число входів в логічних елементах в кожній елементарній комірці тригера. Larry K. Baxter, Lexington, Mass. Assignee: Shintron Company, Inc., Cambridge, Mass. US Patent 3,764,919 Oct. 9, 1973 Filed: Dec. 22, 1972 Fig.3 пропонує інший підхід до побудови тригерів з будь-яким числом стійких станів, при якому число логічних елементів і кількість входів в логічних елементах в кожній елементарній комірці тригера залишається постійним.


11. Фізичні реалізації тригерів

12. Тригери з тиристорами

Тиристор підходить для заміни елемента пам'яті в тригерах.

Опис схеми на прикладі RS тригера: До катоду тиристора підключається вихід тригера Q, до керуючого електрода підключається вхід S, до анода підключається постійна напруга через польовий транзистор з ізольованим затвором, до затвора польового транзистора підключається вхід R.

Опис роботи: Початковий стан на виході Q нуль: тиристор знаходиться в замкнутому стані, струм на виході відповідає нулю. Перехід у стан одиниця: на вхід S подається напруга дорівнює логічній одиниці тиристор розблокується і напруга на виході Q підвищується відповідно логічної одиниці, при подальшому зниженні напруги на вході S тиристор зберігає низький опір і напруга на виході Q залишається рівним логічної одиниці. Перехід від логічної одиниці до нуля: на вхід R подається напруга рівне логічної одиниці польовий транзистор переходить в замкнутий стан, напруга на аноді тиристора падає, внаслідок чого опір тиристора зростає і він переходить в стан низького вихідного напруги відповідного логічному нулю, цей стан зберігається при підвищенні вхідної напруги на аноді тиристора.

Тиристор можна замінити на два біполярних транзистора (дивлячись яка реалізація буде зручніше).

Як підсумок ми отримуємо RS тригер на трьох транзисторах.


Література

  • Зельдін Е.А. Тригери - Вища школа, 1983. - С. 96.
  • Жан М. Раба, Ананта Чандракасан, Борівож Николич Цифрові інтегральні схеми. Методологія проектування = Digital Integrated Circuits - 2-е вид. - М .: "Вільямс", 2007. - С. 912. - ISBN 0-13-090996-3.
  • Шамшин В. Г., Історія технічних засобів комунікації. Учеб. посібник., 2003. Далекосхідний Державний Технічний Університет.
  • Васюкевіч В. О. Аналітика тригерних функцій / / Автоматика і обчислювальна техніка. - 2009. - № 4. - С. 21-29. - ISSN 0132-4160.

Примітки

  1. Сторінки історії - schools.keldysh.ru/sch444/MUSEUM/1_17-20n.htm. 1918 рік.
  2. William Henry Eccles and Frank Wilfred Jordan, "Improvements in ionic relays" - v3.espacenet.com/publicationDetails/originalDocument? CC = GB & NR = 148582 & KC = & FT = E. British patent number: GB 148 582 (filed: 21 June 1918; published: 5 August 1920).
  3. WH Eccles, FW Jordan A trigger relay utilizing three-electrode thermionic vacuum tubes. The Electrician, Vol. 83, P. 298 (19 September 1919). Передруковано в Radio Review, Vol. 1, No. 3, P. 143-146 (December 1919)
  4. http://physicsbooks.narod.ru/Jansen/1.htm - physicsbooks.narod.ru/Jansen/1.htm 4.40. Бістабільні мультивибратор (тригер)
  5. de.ifmo.ru - "Последовательностние Схеми" - de.ifmo.ru / - books / electron / Trigg-RG.htm
  6. http://www.intuit.ru/department/hardware/archhard2/1/2.html - www.intuit.ru/department/hardware/archhard2/1/2.html Інтернет університет. 1. Лекція: Основні функціональні елементи ЕОМ, частина 1. Тригер
  7. http://www.net-lib.info/11/4/536.php - www.net-lib.info/11/4/536.php Костянтин Рижов - 100 великих винаходів. 1919 р. - Тригер Бонч-Бруєвича, Ікклза і Джордана.
  8. http://potan.livejournal.com/91399.html - potan.livejournal.com/91399.html Системи числення (продовження).
  9. Трійкова цифрова техніка; Перспектива і сучасність. 28.10.05 Олександр Кушнеров, Університет ім. Бен-Гуріона, Беер-Шева, Ізраїль. - 314159.ru/kushnerov/kushnerov1.pdf
  10. http://dssp.karelia.ru/ ~ ivash/ims/t10/TEMA4.HTM # DTRIGGER - dssp.karelia.ru / ~ ivash/ims/t10/TEMA4.HTM # DTRIGGER RS-тригер.
  11. http://it.fitib.altstu.ru/neud/shemotechnika/index.php?doc=teor&st=124 - it.fitib.altstu.ru / neud / shemotechnika / index.php? doc = teor & st = 124 Схемотехніка. ТЕМА 11. Тригерні схеми. Бістабільні осередок. Схема усунення брязкоту контактів. Асинхронні і синхронні тригери. Однотактний і двотактні тригери. 11.1. Асинхронні RS-тригери. 11.1.1. RS - тригер на двох елементах "2И-НЕ".
  12. http://masters.donntu.edu.ua/2001/fvti/tereschuk/diss/g2.htm - masters.donntu.edu.ua/2001/fvti/tereschuk/diss/g2.htm 2 логічних МОДЕЛЮВАННЯ СБИС НА РІВНІ Переключательная . Рис.2.6-а) SR-фіксатор, б) Реалізація SR-фіксатора на МОП-транзисторах
  13. http://dssp.karelia.ru/ ~ ivash/ims/t10/TEMA4.HTM # DTRIGGER - dssp.karelia.ru / ~ ivash/ims/t10/TEMA4.HTM # DTRIGGER D-тригер.
  14. http://dfe3300.karelia.ru/koi/posob/log_basis/triger1.html - dfe3300.karelia.ru/koi/posob/log_basis/triger1.html Логічні основи ЕОМ. D-Тригер (Недоступна посилання)
  15. http://cxem.net/beginner/beginner15.php - cxem.net/beginner/beginner15.php Тригери. Тактируемого D-тригер
  16. "Delay-flip-flop" + "data-flip-flop" & dq = "delay-flip-flop" + "data-flip-flop" The ARRL handbook for radio amateurs, 2002, стор 7-11 - books.google. com / books? id = KhNTAAAAMAAJ & q =
  17. http://digteh.ru/digital/T_trigg.php - digteh.ru / digital / T_trigg.php Т-тригери.
  18. http://dssp.karelia.ru/ ~ ivash/ims/t10/TEMA4.HTM # TTRIGGER - dssp.karelia.ru / ~ ivash/ims/t10/TEMA4.HTM # TTRIGGER Т-тригер
  19. http://dssp.karelia.ru/ ~ ivash/ims/t10/TEMA4.HTM # DTRIGGER - dssp.karelia.ru / ~ ivash/ims/t10/TEMA4.HTM # DTRIGGER JK-тригер
  20. http://dfe3300.karelia.ru/koi/posob/log_basis/triger3.html - dfe3300.karelia.ru/koi/posob/log_basis/triger3.html Логічні основи ЕОМ. JK-тригер
  21. www.gelezo.com - Тригери - www.gelezo.com/ttl_kmop/610000/613000/613100/triggeri.html
  22. http://sol.gfxile.net/atanua/ - sol.gfxile.net / atanua / Сайт логічного симулятора Atanua
  23. Нескінченні ряди одноедінічних і однонулевих тригерів на елементах (n-1) АБО-НЕ і (n-1) І-НЕ з будь-яким числом стійких станів з записом і читанням по вихідних лініях Q0 ... Q (N-1)

Цей текст може містити помилки.

Схожі роботи | скачати

Схожі роботи:
Трійчастий тригер
Тригер (бази даних)
© Усі права захищені
написати до нас
Рейтинг@Mail.ru