Тестова структура

Обладнання для тестування напівпровідникової підкладки на розтяг-стиск, може застосовуватися для тестування адгезії

Тестова структура - це гетероструктура, формована на напівпровідниковій пластині, використовувана в процесі тестового контролю мікросхем на виробництві. Тестовим кристалом називають сукупність різних тестових структур, сформованих у певній галузі робочої пластини паралельно з кристалами вироблених мікросхем. Тестові структури повинні мати певну схожість з робочими компонентами інтегральних схем ( ІС), щоб об'єктивно відображати їх властивості. Всі тестові структури мають велике число конструкторських, топологічних і схемотехнічних виконань.


Класифікація

За призначенням: параметричні, функціональні.

  • Параметричні тестові структури призначені для дослідження фізичних параметрів компонентів ІС, таких як геометричні розміри топологічних елементів, питомий поверхневий опір шарів, якість металізації. Конструктивно такі тестові структури можуть бути виконані у вигляді різних поверхневих резисторів, зустрічно-штирові ліній або групи контактів.
  • Функціональні тестові структури призначені для дослідження функціональності або контролю працездатності ІС після проходження всіх технологічних операцій. Конструктивно функціональні тестові структури можуть бути виконані у вигляді транзисторів, кільцевих генераторів, різних логічних елементів; дозволяють контролювати швидкість рекомбінації і час життя носіїв заряду, профіль розподілу домішок, динамічні характеристики приладу.

Тестувальник напівпровідникових пластин

Тестувальник 8-дюймових напівпровідникових пластин, показаний з верхньої панелі, тестер і елементи зондової плати для наочності видалені.
Вітчизняний тестировщик напівпровідникових пластин Зонд-А5

Тестувальник напівпровідникових пластин це пристрій, що використовується для перевірки інтегральних схем, сформованих на пластині до порізки на окремі чіпи. Для електричного тестування набору чіпів напівпровідникових приладів або ІС на пластині використовуються так звані "зондові плати" або зондові утримувачі, які містять набір зондів (наприклад голок для електричного контакту) утримуються на місці (або рухомі по вертикалі) в той час як пластини, вакуумно прикріплені до рухливому патрону, можуть переміщатися в двох (трьох) координатах плюс обертання. Таким чином тестировщик переміщує набір зондів у позицію над одним з чіпів і опускає на нього зонди. Коли один чіп протестований тестировщик переміщує пластину на наступний чіп, і дає сигнал на проведення наступного тесту. Тестувальник напівпровідникових пластин, як правило, відповідає за завантаження і вивантаження пластин з транспортної тари (або касети) і оснащений оптикою автоматичного розпізнавання, здатної вирівнювати пластину з достатньою точністю, щоб забезпечити точне позиціонування кінчиків зондів на контактних площадках на підкладці [1].


Тестувальник напівпровідникових пластин здійснює випробування і розбракування чіпів на лінії скрайбування пластини. Деякі компанії отримують більшу частину інформації про продуктивність пристроїв за результатами цих випробувань. [2]


Результати тестування та позиції запам'ятовуються для подальшого використання при упаковці IC. Іноді чіпи мають внутрішні запасні ресурси для ремонту (наприклад, мікросхеми флеш-пам'яті), якщо вони не проходять тести, ці вільні ресурси можуть бути використані. Якщо виправити дефект за рахунок надмірності не вдалося, чіп вважається несправним і відкидається. Такі чіпи на пластині звичайно позначають чорнильною точкою, або інформація про дефектних чіпах зберігається в файл, так званий "wafermap". Це "wafermap" потім відправляється на лінію корпусірованія, де відбираються тільки придатні чіпи, або відбувається корпусіровка в різні корпуси за результатами тестів.


У деяких окремих випадках, чіп, який проходить деякі, але не всі тести і раніше можна використовувати як продукт, як правило, з обмеженою функціональністю. Найбільш поширеним прикладом цього є мікропроцесори, для яких тільки одна частина кеш-пам'яті на кристалі є функціональною. У цьому випадку процесор може іноді продаватися за більш низьку вартість з меншим об'ємом пам'яті і, отже, зниженою продуктивністю.


Зміст всіх тестових шаблонів та послідовність їх застосування до інтегральних схем називають тестової програмою.

Після упаковки ІМС, упаковані чіпи будуть перевірені ще раз на етапі тестування ІС, як правило, з тими ж або дуже схожими тестовими моделями. З цієї причини, можна подумати, що тестування пластини непотрібний, надлишковий крок. Насправді це не завжди так, оскільки видалення дефектних чіпів економить значну вартість упаковки несправних пристроїв. Однак, коли прибутковість виробництва настільки висока, що тестування пластини коштує дорожче, ніж витрати на упаковку чіпа пристрої, крок тестування пластин може бути пропущений і чіпи пройдуть сліпу збірку.


Примітки

  1. Фізичні методи діагностики в мікро-і наноелектроніки / під ред. А.Е.Беляева, Р.В.Конаковой. Харків: ІСМА. 2011. - 284 с. (5,7 Mb) ISBN 978-966-02-5859-4 - www.detimes.net/images/stories/Stat/Konakova_2011a.pdf
  2. "Startup enables IC variability characterization" - www.eetasia.com/ART_8800419948_480100_NT_648c3def.HTM by Richard Goering 2006